rtl-EDA365

研发资源 > 标签 > rtl

|相关技术

查看更多 >>

FPGA高阶入门指南

发布时间：2022-09-19

和初学者相比.专业的FPGA工程师需要掌握更多的技能和知识.对此我归纳了四个方面.分别是FPGA相关的高级技巧.领域相关的知识.以及职业芯片工程师必须具备的硬实力和软实力.我也会介绍一些书籍和学习资料.希望能对你的学习有所帮助. ...<全部>

可编程逻辑

|

72

RTL写好了芯片就一定能成吗

发布时间：2021-09-30

最近两年时间做了几个项目的后端.这几天又在做一个芯片的 Postmask 功能 ECO.深深感觉到写好 RTL 只是才开了一个头.后端有哪些因素决定或者影响了芯片的成败?常用来评价后端的指标是 PPA.就是功耗.性能.面积.一个有竞争力的产品.往往就是在这几个指标里折中.面积肯定要小.金属层要少.直接影响了芯片的成 ...<全部>

技术百科

|

138

不同verilog代码的RTL视图

发布时间：2021-07-19

刚开始玩CPLD/FPGA开发板的时候使用的一块基于EPM240T100的板子.alter的这块芯片虽说功耗小体积小.但是资源还是很小的.你写点稍微复杂的程序.如果不注意coding style.很容易就溢出了.当时做一个三位数的解码基 ...<全部>

可编程逻辑

|

verilog
rtl

126

STM32下使用Keil自带的RTL

发布时间：2020-09-03

初次使用RTL不是很懂.这是从别的论坛复制回来的感觉不错能对初学者提供一些感觉.Keil ARTX(Advanced Real-Time eXecutive)是Keil为ARM 系列所提供的一个小型实时操作系统,整合于其UV3开发环境之中.在下载并安装了R ...<全部>

单片机程序设计

|

rtl
STM

193

如何调试数字硬件设计

发布时间：2020-07-08

工程设计项目中最令人振奋的时刻之一就是第一次将硬件移到实验室准备开始集成测试的时候.开发过程中的这个阶段通常需要很长时间.也会对所有的项目工程师造成很大的压力.不过.现有的工具和方法能减轻压力.帮助推 ...<全部>

嵌入式开发

|

28

如何通过RTL分析.SDC约束和综合向导更快推出FPGA设计

发布时间：2020-07-06

大多数FPGA 设计人员都充满热情地开展专业化问题解决和创造性工作.当然.他们工作压力也相当大.工作流程也非常单调乏味.幸运的是.EDA 公司和 FPGA厂商不断开发新的工具和方法.推进繁琐任务的自动化.帮助设计团 ...<全部>

嵌入式开发

|

179

基于RTL综合策略的状态机优化方案

发布时间：2020-07-06

有限状态机及其设计技术是数字系统设计中的重要组成部分.是实现高效率.高可靠性逻辑控制的重要途径.大部分数字系统都可以划分为控制单元和数据单元两个组成部分.通常.控制单元的主体是一个状态机.它接收外部信 ...<全部>

模拟电路设计

|

143

接口在Vivado Synthesis中使用时连接逻辑的用处

发布时间：2020-06-28

什么是接口?SystemVerilog 接口的开发旨在让设计中层级之间的连接变得更加轻松容易. 您可以把这类接口看作是多个模块共有的引脚集合.与必须在每个模块上定义多个引脚不同的是.您只需在接口中对引脚定义一次.之 ...<全部>

总线

|

接口
rtl

183

在FPGA设计中使用Precision RTL 综合实例

发布时间：2020-06-22

数字滤波器通常分成有限脉冲响应(finite impulse response.也就是FIR)和无限脉冲响应(infinite impulse response.也就是IIR)两大类.FIR 滤波器相对于IIR滤波器而言.优点是相位线性和性能稳定.应用范围广. ...<全部>

嵌入式开发

|

37

利用现成FPGA开发板进行ASIC原型开发

发布时间：2020-06-19

2004年12月在一项由Synplicity公司委托的调查中.全世界超过20,000名开发者被询问关于他们的硬件辅助ASIC验证策略.其结果表明今天1/3的ASIC设计者采用FPGA原型进行验证.即使ASIC设计在尺寸和复杂性上不断增加.现 ...<全部>

嵌入式开发

|

47

上一个下一个

Ecosmos携手第二十六届高交会，开启元宇宙展会新纪元

Ecosmos携手第二十六届高交会，开启元宇宙展会新纪元

|相关标签

|热门文章

在FPGA设计中使用Precision RTL 综合实例

如何调试数字硬件设计

利用现成FPGA开发板进行ASIC原型开发

STM32下使用Keil自带的RTL

不同verilog代码的RTL视图